보드 시뮬레이션 기법

해석은 결과를 예쁘게 만드는 일이 아니라 결정을 앞당기는 일이다. 배선(routing)을 마친 뒤에야 돌리면 고칠 수 있는 것이 거의 남아 있지 않다.

1. 해석은 두 번 돈다

배선 전 해석이 규칙을 만들고 배선 후 해석이 그 규칙이 지켜졌는지 확인한다

	배선 전 해석	배선 후 해석
무엇을 하는가	설계 규칙(design rule)을 만든다	만들어진 보드를 확인한다
입력	회로도(schematic) · 스택업(stackup) · 버퍼 모델 · 가정한 배선 길이	실제 배선 형상
나오는 것	임피던스(impedance) · 최대 길이 · 종단값 · 층 배정 · 간격	위반(violation) 목록 · 파형 · 아이
언제	배치 전	배선 후 · 출도 전
못 하면	규칙 없이 배선한다	만들고 나서 안다

앞의 해석이 훨씬 저비용이다. 토폴로지 하나를 바꾸는 데 몇 분이면 되고, 그 결과가 배선 규칙이 되어 수백 개 넷에 적용된다.

3 번을 건너뛰면 마지막에 결과만 남고 무엇이 원인이었는지 모른다.

채널 해석은 버퍼·패키지·배선·비아·커넥터 모델을 이어 붙여 만든다

모델 체인(model chain)의 정확도는 가장 부실한 구간이 정한다. 배선을 정밀하게 풀어도 버퍼 모델이 typ 하나뿐이면 결과는 그만큼이다.

버퍼 모델의 성질과 한계는 IBIS 란 무엇인가에서, 해석 절차와 파형 판독은 보드 시뮬레이션에서 다룬다.

수동 소자와 배선을 주파수 영역으로 기술한 자료다. 커넥터·케이블·패키지는 대개 이 형식으로 온다.

품질을 확인하지 않고 쓰면 해석이 조용히 틀린다.

여기에 실무 확인이 둘 더 붙는다.

배선의 손실은 스택업에 적어 둔 값에서 나온다. 그 값이 단순하면 결과는 낙관적이 된다.

축	단순한 모델	넓은 대역에서 쓰는 모델
유전율	한 주파수의 상수	주파수에 따라 변하는 인과 모델
도체	매끈한 구리	표면 거칠기 모델

두 가지가 함께 필요하다. 유전율을 상수로 두면 위상과 지연이 어긋나고, 거칠기를 넣지 않으면 고주파 손실이 실제보다 작게 나온다 — 그 결과가 실제보다 크게 열린 아이다.

전부 3D 로 푸는 것은 답이 아니다. 시간이 수십 배 들고, 그 시간은 대개 결과를 바꾸지 않는다. 어디가 지배적인지 먼저 알아내고 그 자리만 정밀하게 푸는 것이 순서다.

해석은 측정과 맞춰 봐야 믿을 수 있다. 맞춰 보는 대상은 채널이 아니라 모델이다.

측정	무엇을 확인하는가
TDR	임피던스가 자리마다 얼마인가 — 불연속의 위치가 보인다
주파수 응답(frequency response)	손실과 반사(reflection)가 대역에 걸쳐 얼마인가
시험 쿠폰	재료 모델의 계수를 실제 공정에서 뽑는다

대조에서 어긋나면 고칠 곳은 대개 모델이지 해석기가 아니다 — 스택업의 두께·유전율·거칠기, 버퍼의 코너(corner), 커넥터 자료의 대역.

신호와 별개 축이다. 보는 것은 주파수에 대한 임피던스 곡선 하나다.

값을 바꾸는 것보다 자리를 바꾸는 쪽이 크게 듣는 경우가 많다 — 인덕턴스가 거리에서 오기 때문이다. 자세한 것은 전원 무결성과 EMI.

축	내용
스택업이 SI 값을 함께 든다	제조 값(두께·재질·εr·tanδ) 옆에 해석 값이 같은 자료에 있다
동박	표면 거칠기(µm RMS) · 거칠기 모델 · 도전율
유전체	εr(f) 모델 · ε∞ · 적용 주파수 하한과 상한
참조 평면	그 층이 참조면인지 명시로 재정의할 수 있다
한 원본 · 여러 소비자	제조 출력 · 3D 단면 · 해석이 같은 스택업 하나를 읽는다
버퍼 모델	IBIS 를 제조사·부품별 트리로 모아 둔다
회로 해석	자체 SPICE 엔진이 시간·주파수 영역 해석을 맡는다

첫 줄과 다섯째 줄이 이 설계의 요지다. 해석용 값을 따로 관리하지 않는다 — 제조에 쓰는 스택업과 해석에 쓰는 스택업이 같은 자료이므로, 층 구성을 바꾸면 해석 조건도 함께 바뀐다. 사본을 두면 어긋나고, 어긋나도 오류가 나지 않는다.