IBIS 기반 보드 SI 시뮬레이션

IBIS 기반 보드 시뮬레이션은 IC 내부 회로를 해석하는 것이 아니라, I/O 버퍼를 IBIS 모델로 대신하고 보드의 전송선(transmission line) 구조와 결합해 실제 보드에서 발생하는 파형을 산출하는 절차다. 모델 자체는 IBIS란? 과 IBIS 파일 포맷 에서 다뤘고, 이 문서는 그 모델을 어디에 넣어 무엇을 얻는지를 다룬다.

해석 구성

송신 버퍼와 수신 버퍼는 .ibs 가 제공한다. 그 사이 구간은 보드 데이터에서 산출하며, 이 결합 전체가 하나의 회로다. IBIS 는 시스템 해석의 구성 요소이지 해석 그 자체가 아니다.

입력 데이터

파일 하나로는 해석이 성립하지 않는다. 최소한 다음이 갖춰져야 한다.

입력	결정하는 것
송신·수신 IBIS 모델	구동 파형과 수신단 부하
스택업(stackup)	층 구성, 유전체 두께, 기준면(reference plane)까지의 거리
배선(routing) 형상	폭·두께·길이·층 — 특성 임피던스(characteristic impedance)와 지연
재질	유전율 εr, 손실 탄젠트(loss tangent) tanδ, 동박 거칠기
비아(via) 모델	층 전환 지점의 기생 성분
커넥터·패키지 모델	경로 양 끝의 불연속
종단(termination)	반사(reflection) 억제 방식
데이터 패턴	전이 조합 — ISI 와 아이 해석에 필요하다
해석 코너(corner)	전압·온도·모델 코너의 조합

스택업과 전송선 파라미터

층 이름이 아니라 치수와 재질값이 특성을 정한다. 배선 폭 W, 동박 두께 T, 기준면까지의 거리 H, 유전율 εr, 손실 탄젠트 tanδ 에서 특성 임피던스 Z0·전파 지연(propagation delay)·손실이 산출된다. 같은 폭이라도 기준면과의 거리가 바뀌면 임피던스가 달라진다.

해석 절차

1. 스택업 정의 — 층 구성과 재질값을 확정한다
2. 배선을 전송선 모델로 변환 — 형상에서 Z0·지연·손실·분산을 산출한다
3. 불연속 요소 삽입 — 비아·커넥터·패드(pad)를 기생 성분 또는 S 파라미터로 넣는다
4. 양 끝에 IBIS 모델 연결 — 송신 측은 데이터 패턴으로 구동하고, 수신 측은 부하로 작용한다
5. 시간 영역 해석 — 매 시점의 전압·전류를 산출한다
6. 수신단에서 파형 관측 — 아래 항목을 판정한다

송신 버퍼가 낸 파형은 전송선을 지나며 지연되고, 임피던스가 어긋난 지점에서 일부가 반사되어 되돌아온다. 되돌아온 파형이 입사 파형에 중첩되는 것이 링잉과 오버슈트의 원인이다.

차동 쌍 해석의 네 파형

차동 쌍(differential pair)은 두 배선으로 구성되며, 수신기는 두 신호의 절대 전압이 아니라 차이를 판별한다. 따라서 단일 종단 파형만으로는 판정할 수 없다.

파형	정의	확인 항목
Vp · Vn	각 배선의 단일 종단 전압	진폭, 상승·하강 시간, 오버슈트, 링잉
Vdiff	Vp − Vn	차동 진폭, 전이 시간, 차동 링잉, 타이밍
Vcm	(Vp + Vn) / 2	동상 전압의 변동 폭

Vdiff 가 수신기가 실제로 보는 신호다. Vcm 은 이상적인 차동 쌍에서는 일정해야 하며, 전이 시점마다 흔들리면 두 배선이 대칭이 아니라는 신호다. 위 그림의 Vcm 이 흔들리는 이유는 Vn 에 스큐를 주었기 때문이다.

동상 전압의 변동은 두 가지 이유로 중요하다. EMI 의 원인이 되고, 수신기의 동상 입력 허용 범위를 벗어나면 판별 자체가 어긋난다.

시간 영역에서 나타나는 이상

현상	원인	판정
반사	임피던스 불연속 — 비아, 커넥터, 배선 폭 변화, 종단 부재	계단이 나타나는 시각으로 불연속 위치를 역산한다
오버슈트·언더슈트	임피던스 부정합, 패키지 기생, 빠른 전이	소자 절대최대정격 초과 여부
링잉	반사의 반복	판별 임계 부근에서 재교차하는가
스큐	배선 길이 차이, 비아·커넥터 구조의 비대칭	차동 판별 타이밍과 동상 잡음으로 이어진다

주의

링잉의 크기는 데이터 레이트가 아니라 전이 시간과 배선 길이의 관계가 정한다. 데이터 레이트가 낮다는 이유로 해석을 생략하면 안 된다. 느린 버스라도 전이가 빠르고 배선이 길면 링잉이 커진다.

크로스토크

가해 넷(aggressor)의 전이 시점에 결합 용량과 상호 인덕턴스를 통해 피해 넷(victim)에 잡음(noise)이 유기된다. 가해 넷이 정상 파형이어도 피해 넷에는 전이 시점마다 잡음이 나타난다.

차동 쌍에서는 Vp · Vn 각각의 잡음뿐 아니라 차동 잡음과 동상 잡음을 나눠 본다. 두 배선에 같은 크기로 유기되면 차동 성분에서는 상쇄되고 동상 성분으로 남는다. 한쪽에만 유기되면 차동 성분에 그대로 들어간다.

아이 다이어그램

여러 비트의 파형을 한 UI(Unit Interval)에 겹쳐 표시한 것이다. 개별 파형으로는 보이지 않는 누적 효과가 드러난다.

지표	의미
아이 높이(eye height)	판별 전압 여유
아이 폭(eye width)	판별 타이밍 여유
판별 시점	수신기가 표본화하는 지점 — 눈의 중앙에 오도록 설계한다
마스크 여유	규격이 요구하는 최소 개구를 침범하지 않는가

두 그림은 같은 발생기에 채널 시정수(time constant)만 달리한 결과다. 배선이 짧고 손실이 작으면 각 비트가 목표 준위까지 도달해 눈이 열린다. 손실이 크면 도달하지 못한 상태에서 다음 비트가 시작되고, 이전 비트에 따라 출발점이 달라져 궤적이 흩어진다. 눈이 닫히는 것은 이 흩어짐의 결과다.

지터와 ISI

지터(jitter)는 교차 시점이 흔들리는 현상이다. 클록 원천, PLL, CDR, 전원 잡음, 크로스토크(crosstalk), 그리고 아래 ISI 가 원인이 된다. 여러 전이를 겹치면 폭으로 드러나며, 그 폭만큼 아이 폭이 줄어든다.

ISI(Inter-Symbol Interference)는 앞선 비트의 영향이 다음 비트에 남는 현상이다. 채널의 대역이 제한되어 좁은 펄스가 전폭에 이르지 못하면, 직전 비트열에 따라 같은 시점의 전압이 달라진다. 전송 손실, 분산, 반사, 대역 제한이 원인이다.

주파수 영역과 채널

시간 영역 파형과 달리 채널 자체의 특성을 주파수 축에서 본다.

지표	보는 것
S21 · Sdd21	삽입 손실 — 주파수가 오를수록 커진다
S11 · Sdd11	반사 손실 — 불연속의 총량
TDR	임피던스 분포 — 불연속이 경로의 어느 위치에 있는지

Sdd21 은 차동 모드 삽입 손실이다. 고주파 성분이 감쇠하면 전이가 둔해지고, 그것이 ISI 로, 다시 아이 개구 감소로 이어진다. 고속 링크에 송신 프리엠퍼시스와 수신단 등화가 필요한 이유가 이 곡선에 있다.

TDR 은 손실의 총량이 아니라 위치를 준다. 임피던스가 낮아지는 지점은 용량성 불연속(비아, 패드), 높아지는 지점은 유도성 불연속(폭 축소, 기준면 단절)에 대응한다.

결과의 분류와 확인 순서

모든 파형을 같은 비중으로 보지 않는다. 다음 순서로 확인하면 원인 추적이 쉽다.

1. 기본 파형 — Vp · Vn · Vdiff · Vcm 이 정상적으로 생성되고 전달되는가
2. 시간 영역 이상 — 전이 시간, 오버슈트·언더슈트, 링잉, 반사, 스큐, 크로스토크
3. 링크 품질 — 아이 다이어그램(eye diagram), 아이 높이·폭, 지터, ISI
4. 채널 자체 — S11 · S21 · Sdd11 · Sdd21, TDR, 임피던스 분포

앞 단계에서 문제가 보이면 뒤 단계로 가기 전에 원인을 제거한다. 아이가 닫혀 있을 때 그 원인이 반사인지 손실인지 크로스토크인지는 1·2 단계를 보지 않으면 가려낼 수 없다.

IBIS 의 위치와 한계

해석 전체는 다음의 결합이다.

IBIS 모델 + 스택업 + 전송선 + 비아 + 커넥터 + 패키지 + 종단 + 데이터 패턴
  ( + 필요 시 S 파라미터 · IBIS-AMI )
= 시스템 SI 해석

데이터 레이트가 높아지면 송신 프리엠퍼시스(TX Pre-emphasis), 수신단 등화(RX Equalization), 클록 및 데이터 복원(CDR) 같은 DSP 기반 신호처리의 영향이 커진다. 이 동작은 기본 IBIS 의 버퍼 모델만으로는 충분히 표현하기 어려우며, 이 영역에서 IBIS-AMI 가 사용될 수 있다.

전원 분배망(PDN)은 이 해석의 대상이 아니다. 동시 스위칭에 따른 전원 잡음은 별도의 전원 무결성 해석을 요한다.